.. _fflop1:

Bloco LOGIC Subtipo FFLOP1
**************************

O subtipo FFLOP1 do bloco LOGIC é utilizado para armazenar um bit de informação (0 ou 1) ao longo do tempo. Este bloco é modelado considerando o flip-flop SR,
onde as entradas (RESET e SET) comandam a mudança do valor armazenado. É considerada Verdadeira toda entrada com valor maior do que 0. A saída sempre será 0 (Falso) ou 1 (Verdadeiro). 

.. seealso:: Consulte as seguintes variações do Flip-Flop SR:
             
             * :ref:`fflopr`

             * :ref:`fflops`

Características
---------------

==================== ===================================================
**\# Entradas**       2 ( \#1 = RESET, \#2 = SET )
**Sinal de Entrada**  Lógico
**Sinal de Saída**    Lógico
==================== ===================================================


.. only:: html

    .. image:: img/fflop1.png
        :scale: 75%

.. only:: latex

    .. image:: img/fflop1.png
        :scale: 50%


.. warning:: O :ref:`fflop1` é um *subtipo* de bloco do tipo lógico. Portanto, para utilizá-lo, é necessário
             preencher o campo *tipo* como *LOGIC* e o campo *stip* como *FFLOP1*.

.. note:: O :ref:`fflop1` possui mais de uma entrada. Nesse caso, o campo :math:`V_{sai}` (nome da variável 
          de saída) deve ser preenchido com o mesmo dado em todos os registros do bloco. As entradas *RESET*
          e *SET* correspondem, respectivamente, à primeira e à segunda entrada.


Lógica
------

Este bloco corresponde ao circuito lógico chamado *FLIP-FLOP* tipo *SET-RESET*. O valor do sinal de saída é determinado da seguinte forma:

    .. hlist::
        :columns: 1
        
        * Se apenas a primeira entrada (dita entrada de *RESET*) tiver valor lógico *VERDADEIRO*, a saída terá valor lógico *FALSO*.
        * Se apenas a segunda entrada (dita entrada de *SET*) tiver valor lógico *VERDADEIRO*, a saída terá valor lógico *VERDADEIRO*.
        * Se ambas as entradas tiverem o valor lógico *VERDADEIRO* ou *FALSO*, o valor lógico da saída será o mesmo que o do passo de integração anterior.

Os sinais de entrada são interpretados logicamente como:

:math:`V_{ent} \leq 0 \to \text{FALSO (0)}`  

:math:`V_{ent} > 0 \to \text{VERDADEIRO (1)}` 

Tabela verdade
--------------

=================== =================== ================================
Entradas                                Saída
--------------------------------------- --------------------------------
:math:`V_{ent}^{1}` :math:`V_{ent}^{2}` :math:`V_{sai}`
=================== =================== ================================
0                   0                   :math:`V_{sai}(t-\Delta t)`
0                   1                   **1**
1                   0                   **0**                   
1                   1                   :math:`V_{sai}(t-\Delta t)`
=================== =================== ================================

Exemplo
-------

.. code-block:: anatem
    :caption: Exemplo de Utilização do Bloco FFLOP1
    :name: bloco_fflop1
    :linenos:
    
    DCDU
    (ncdu) ( nome cdu )
     01    CDU_FFLOP1
    (nb)i(tipo)o(stip)s(vent) (vsai) ( p1 )( p2 )( p3 )( p4 ) (vmin) (vmax)
     10  LOGIC  FFLOP1 RESET   Vsai  
                       SET     Vsai
    FIMCDU
    (
    999999